METHOD FOR FORMING TITANIUM FILM

Patent number:

JP6069157

Publication date:

1994-03-11

Inventor:

KOMATSU YUJI

Applicant:

SONY CORP

Classification:

- international:

H01L21/285; H01L21/205

- european:

Application number:


JP19920245512 19920821

Priority number(s):

Abstract of JP6069157

PURPOSE:To suppress reaction between a deposited titanium film and a base and at the same time obtain the titanium film with a high step coverage by depositing titanium by a thermal CVD method with a low film formation temperature.

CONSTITUTION: Titanium is deposited and a titanium film 21 is formed by a thermal CVD method for reducing the halogen gas of titanium with a high- degree silane gas or a germane gas. In this case, the thermal CVD method is performed at a temperature which is lower than the reaction temperature between a semiconductor substrate 11 and the titanium film 21.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特計庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平6-69157

(43)公開日 平成6年(1994)3月11日

(51)Int.Cl.⁵

識別記号 庁内整理番号 FΙ

技術表示箇所

H 0 1 L 21/285

301 T 9055-4M

21/205

審査請求 未請求 請求項の数3(全 6 頁)

(21)出願番号

特願平4-245512

(22)出願日

平成 4年(1992) 8月21日

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 小松 裕司

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内


(74)代理人 弁理士 船橋 国則

(54) 【発明の名称 】 チタン膜の形成方法

(57)【要約】

【目的】 本発明は、成膜温度が低温度の熱CVD法に よってチタンを堆積することにより、堆積したチタン膜 と下地との反応を抑えるとともに、ステップカバレジ性 の高いチタン膜を得る。

【構成】 チタンのハロゲン化ガスを高次シラン系ガス あるいはゲルマン系ガスによって還元する熱CVD法に よって、チタンを堆積してチタン膜21を形成する。そ の際、半導体基板11とチタン膜21との反応温度より も低い温度で熱CVD法を行う。



第一の実施例の形成工程図

【特許請求の範囲】

【請求項1】 チタンのハロゲン化ガスを髙次シラン系 ガスによって還元する熱CVD法によって、チタンを堆 積してチタン膜を形成することを特徴とするチタン膜の 形成方法。

【請求項2】 チタンのハロゲン化ガスをゲルマン系ガスによって還元する熱CVD法によって、チタンを堆積してチタン膜を形成することを特徴とするチタン膜の形成方法。

【請求項3】 請求項1または請求項2記載のチタン膜の形成方法であって、

半導体基板とチタン膜との反応温度よりも低い温度で前 記熱CVD法を行うことによってチタン膜を形成することを特徴とするチタン膜の形成方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、チタン膜の形成方法に 関する。

[0002]

【従来の技術】LSIの高集積化にともない、微細化するコンタクトホールに対して、従来のスパッタ法による埋め込みでは、ボイドを発生することなく金属を埋め込むことが難しくなっている。サブミクロン以前のデザインルールでは、コンタクトホールを形成した後に、層間絶縁膜のリフロー技術やアルミニウムのバイアススパッタ技術等で微細化するコンタクトホールの埋め込みに対処してきた。ところが、ハーフミクロンやサブミクロンのデザインルールでは、アスペクト比の大きいコンタクトホールの埋め込みに対して従来のスパッタ法によって対処するのが困難になっている。

【0003】そこで次世代のLSIに用いられる埋め込み技術として、従来のスパッタ法よりも埋め込み能力が優れている選択タングステンやブランケットタングステン等のCVD(化学的気相成長)法によるコンタクトホールの埋め込み技術が提案されている。

【0004】例えば選択タングステンによる埋め込み技術は、工程数が少なく、浮遊塵埃の発生が少ないという特徴を持っている。しかしながら、選択タングステンによる埋め込み技術では、(イ)深さの異なるコンタクトホールが混在している場合には、CVD法のみによって平坦化することができない、(ロ)基本的に基板表面の状態の差を利用して選択成長させているので、成長させる表面の状態は、一定の状態に保持する必要があり、そのための前処理技術の開発が必要である、(ハ)窒化チタンは下地によっては選択成長しにくい場合がある、

(ニ) チタンシリサイド (TiSix) のように選択成長しても、チタンシリサイド膜とタングステン膜との界面に三フッ化チタン (TiF_3) なる不導体が生成される。 (ホ) シリコン上にタングステンを直接成長させた場合には、耐熱性が 600 程度しかない、等の問題を

有している。

【0005】一方、ブランケットタングステンによる埋め込み技術は、非常にステップカバレジの良いCVDタングステン膜でコンタクトホールを埋め込みながら、基板上の全面にタングステン膜を堆積させる。その後、エッチバック処理を行うことによってコンタクトホールの内部にのみタングステンを残す。

【0006】ところがCVD法により成膜したタングステン膜は、一般に層間絶縁膜(酸化シリコン膜)との密着性が悪く、かつCVD法に用いる反応ガスの六フッ化タングステン(WF。)が下地のシリコン基板と非常に反応しやすい。このためタングステンよりなる密着層と下地のシリコン基板との間に、反応防止層を形成する必要がある、この反応防止層としては、例えば窒化チタン(TiN)膜またはタングステン(W)膜等がある。ところが、窒化チタン膜は、シリコン基板とオーミックコンタクトが取りにくいために、窒化チタン膜とシリコン基板との間に、例えばチタン膜等の金属膜を形成することにより、オーミックコンタクトが取れるようにする必要がある。

【0007】上記密着層を形成するチタン膜または窒化チタン膜等は、スパッタ法によって堆積されることが一般的である。図4に示すように、例えば層間絶縁膜81に設けたコンタクトホール82に、例えば窒化チタン(またはチタン)膜83を形成すた場合には、そのステップカバレジ性は良くない。つまり、コンタクトホール82の底部84に窒化チタン膜(またはチタン)膜83が十分に被覆されない。この結果、オーミックコンタクトをとることが十分にできない。またバリアメタルとしての機能も十分に果たせないことになる。

【0008】そこで、ステップカバレジに優れたCVD法による窒化チタン膜の成膜技術が提案されている。例えば、(A)四塩化チタン($TiCl_4$)とアンモニア(NH_3)とを熱反応させて窒化チタン膜を形成する熱CVD法、(B)上記熱CVD法において、化学反応の活性化エネルギー源として、電磁界を利用するプラズマCVD法、(C)有機金属系のガスを利用する熱CVD法、等が提案されている。

[0009]

【発明が解決しようとする課題】しかしながら、上記(A)の熱CVD法によって、チタンをシリコン基板上に堆積するには、四塩化チタン($TiCl_4$)を水素(H_2)で還元する。この方法では、2000 C 程度の温度雰囲気が必要になり、現在の半導体プロセスには不適当である。またシラン(SiH_4)を用いて還元した場合でも、700 C \sim 800 C 程度の温度雰囲気が必要になる。しかもシリコン基板は、四塩化チタン($TiCl_4$)や反応副生成物の塩化水素(HCl1)によってエッチングされる。このため、例えばシリコン基板に形成されている拡散層がエッチングされた場合には、コンタ

クト抵抗の増大や接合リークの増加を生じる。

【0010】たとえ、シリコン基板に損傷を与えることなくチタン膜を形成することができたとしても、堆積温度が700℃~800℃程度なので、実際に堆積されている膜は、チタン膜のチタンとシリコン基板のシリコンをが反応して生成したチタンシリサイド(TiSi2)膜になる。このシリサイド化反応は、シリコン表面の自然酸化膜の影響を大きく受けるので、一般には不均一に進行する。このため、シリコンとチタンシリサイドとの界面のモホロジーが悪化し易くなる。またあまりにも不均一にシリサイド化が進行した場合には、シリサイド化反応が接合の付近にまで局所的に進行し、リーク電流を増加させる。一方均一にシリサイド化反応が進行したが進行したがあっているとであると、700℃程度の高温に長時間さらされるため、未反応チタンがシリコンの接合付近まで拡散して、リーク電流を増加させる。

【0011】さらに窒化チタン(TiN)を化学的に気相成長させる場合にも、成膜温度雰囲気を700℃程度の高温状態にする必要がある。

【0012】上記(B)のプラズマCVD法では、不純物を膜中に取り込みやすいので、窒化チタン膜の膜質が劣化し易い。さらに上記(C)の熱CVD法では、有機金属ガスが高価であるために、プロセスコストが高くなる。上記各CVD法では、以上のような課題を有している。

【0013】本発明は、ステップカバレジ性に優れたチタン膜を低温で形成するチタン膜の形成方法を提供することを目的とする。

[0014]

【課題を解決するための手段】本発明は、上記目的を達成するためになされたチタン膜の形成方法である。すなわち、チタンのハロゲン化ガスを高次シラン系ガスによって還元する熱CVD法によって、チタンを堆積してチタン膜を形成する。あるいは、チタンのハロゲン化ガスをゲルマン系ガスによって還元する熱CVD法によって、チタンを堆積してチタン膜を形成する。または上記各方法において、半導体基板とチタン膜との反応温度よりも低い温度で熱CVD法を行うことによってチタン膜を形成する方法である。

[0015]

【作用】上記方法によれば、チタンのハロゲン化ガスを非常に活性な高次シラン系ガスまたはゲルマン系ガスによって還元する熱CVD法によって、チタンを堆積してチタン膜を形成することにより、低温度で成膜反応が進行する。また化学的に気相成長させて成膜するために、ステップカバレジ性の高い膜になる。また、半導体基板とチタン膜との反応温度よりも低い温度で熱CVD法を行えるので、成膜したチタン膜がシリサイド化しない。【0016】

【実施例】本発明の第1の実施例を図1に示す形成工程

図により説明する。図1の(1)に示すように、半導体基板11には素子分離領域12が形成されている。また当該半導体基板11にはトランジスタ13が形成されている。このトランジスタ13を覆う状態に層間絶縁膜14が成膜されている。上記トランジスタ13の活性層15上の層間絶縁膜14には、コンタクトホール16が設けられている。

【0017】次いで図1の(2)に示すように、コンタクトホール16の底部に対して、希フッ酸等を用いたライトエッチングによって、コンタクトホール16の底部に生成されている自然酸化膜(図示せず)を除去する。その後、反応ガスに四塩化チタン($TiCl_4$)とジシラン(Si_2H_6)とを用いた熱CVD法によって、上記コンタクトホール16の内壁と上記層間絶縁膜14上とに、例えば厚さが30nmのチタン(Ti)膜21を成膜する。このときの成膜条件としては、例えば反応ガスの供給量を、四塩化チタン($TiCl_4$)が20sc cm、ジシラン(Si_2H_6)が20sc cm、ジシラン(Si_2H_6)が20sc cm、ジシラン(Si_2H_6)が20sc cmとし、成膜温度を450℃、成膜雰囲気の圧力を40Paに設定する。

【0018】次いで図1の(3)に示すように、例えば 急速加熱アニール処理(RTA)のような短時間アニー ル処理を行って、成膜したチタン膜(21)をシリサイ ド化し、コンタクトホール16の底部にチタンシリサイ ド(TiSi₂)膜22を生成する。上記アニール処理 条件の一例としては、600℃のアルゴン(Ar)雰囲 気中で60秒間の第1アニール処理を行い、続いて80 0℃のアルゴン(Ar)雰囲気中で60秒間の第2アニール処理を行う。

【0019】続いて図1の(4)に示すように、例えば 反応ガスに四塩化チタン(TiCl₄)とアンモニア (NH₃)とを用いたCVD法によって、コンタクトホール16の内壁と層間絶縁膜14上とに窒化チタン(TiN)膜23を成膜する。続いてCVD法によって、少なくともコンタクトホール16の内部にブランケットタングステンを堆積する。その後、当該堆積したブランケットタングステン膜24(2点鎖線で示す部分)と変化チタン膜23(1点鎖線で示す部分)とチタン膜21(破線で示す部分)とをエッチバックして除去し、コンタクトホール16の内部にブランケットタングステン膜(24)よりなるプラグ25を形成する。

【0020】次いで図示はしないが、プラグ24に接続する配線を層間絶縁膜14上に形成する。この配線は、例えばアルミニウムまたはアルミニウム合金等により形成される。

【0021】上記第1の実施例の形成方法によれば、チタンのハロゲン化ガスの一種の四塩化チタン(TiCl 4)を非常に活性な高次シラン系ガスの一種のジシラン (Si₂ H₆)で還元する熱CVD法によってチタン膜 21を形成することにより、低温度で成膜反応が可能に なる。また化学的に気相成長させて成膜するために、チタン膜21のコンタクトホール16におけるステップカバレジ性が高くなる。また、半導体基板11のシリコン(Si)とチタン膜21のチタン(Ti)との反応温度よりも低い温度(この場合には450℃)で熱CVD法が行えるので、成膜したチタン膜21が成膜中にシリサイド化しない。

【0022】次に、第2の実施例として、チタンシリサイドプロセスに応用した場合を、図2の形成工程図により説明する。図では、前記図1で説明したと同様の構成部品には同一符号を付す。図2の(1)に示すように、半導体基板11には素子分離領域12が形成されている。また当該半導体基板11にはゲート絶縁膜31を介してゲート電極32が形成されていて、当該ゲート電極32の両側における半導体基板11の上層には活性層33が形成されている。また当該ゲート電極の両側にはLDD用サイドウォール34が形成されている。

【0023】続いて図2の(2)に示すように、反応ガスに四塩化チタン($TiCl_4$)と四水素化ゲルマニウム(GeH_4)とを用いた熱CVD法によって、上記ゲート電極32上や上記活性層33上に、例えば厚さが30nmのチタン(Ti)膜41を成膜する。このときの成膜条件としては、例えば反応ガスの供給量を、四塩化チタン($TiCl_4$)が20sccm、ゲルマン(GeH_4)が20sccmとし、成膜温度を450C、成膜雰囲気の圧力を40Paに設定する。

【0024】次いで図2の(3)に示すように、例えば急速加熱アニール処理(RTA)のような短時間アニール処理を行って、成膜したチタン膜41をシリサイド化し、ゲート電極32の上層と活性層33の上層とにチタンシリサイド(TiSi2)膜42を生成する。上記アニール処理条件の一例としては、600℃のアルゴン(Ar)雰囲気中で60秒間の第1アニール処理を行い、続いて800℃のアルゴン(Ar)雰囲気中で60秒間の第2アニール処理を行う。その後、アンモニア(NH3)と過酸化水素水(H2O2+H2O))との混合溶液によるウェットエッチングによって、未反応なチタン膜41(2点鎖線で示す部分)を除去する。

【0025】その後図2の(4)に示すように、イオン注入法によって、半導体基板11の所定の領域にソース・ドレイン領域を形成するための不純物を導入した後、活性化アニール処理を行って、ソース・ドレイン領域35を形成する。次いでCVD法によって層間絶縁膜14を形成し、さらにホトリソグラフィー技術とエッチングとによって、層間絶縁膜14にコンタクトホール16を形成する。続いてCVD法によって、コンタクトホール16の内壁に窒化チタン(TiN)膜23を形成し、さらにコンタクトホール16の内部にアルミニウム合金よりなる配線36を形成する。

【0026】上記第2の実施例の形成方法によれば、チ

タンのハロゲン化ガスとして四塩化チタン(TiC 14) を非常に活性なゲルマン系ガスの一種のゲルマン (GeH₄) で還元する熱CVD法によってチタン膜4 1を形成することにより、低温度での成膜反応が可能に なる。また化学的に気相成長させて成膜するために、チ タン膜41の段差部におけるステップカバレジ性が高く なる。また、半導体基板11のシリコン(Si)とチタ ン膜41のチタン(Ti)との反応温度よりも低い温度 (この場合には450℃)で熱CVD法が行えるので、 成膜したチタン膜41が成膜中にシリサイド化しない。 【0027】次に、第3の実施例として、コンタクトホ ールの埋め込みに応用した場合を、図3の形成工程図に より説明する。図では、前記図1で説明したと同様の構 成部品には同一符号を付す。図3の(1)に示すよう に、基板51上には下層配線52が形成されている。さ らに当該下層配線52を覆う状態の層間絶縁膜53が成 膜されている。上記下層配線52の所定の位置における 層間絶縁膜53にはコンタクトホール54が形成されて いる。

【0028】続いて図3の(2)に示すように、反応ガ スに四塩化チタン(TiCla)とトリシラン(Sia H₈) とを用いた熱CVD法によって、上記コンタクト ホール54の内壁と上記層間絶縁膜53上とに、例えば 厚さが30nmのチタン(Ti)膜61を成膜する。こ のときの成膜条件としては、例えば反応ガスの供給量 を、四塩化チタン(TiCl₄)が20sccm、トリ シラン(Sia Ha)が20sccmとし、成膜温度を 350℃、成膜雰囲気の圧力を40Paに設定する。 【0029】さらに図3の(3)に示すように、スパッ タ法によって、コンタクトホール54の内部と層間絶縁 膜53上とにアルミニウム合金膜62を成膜する。また はCVD法によって、上記アルミニウム合金膜62を成 膜することも可能である。この場合のCVD条件の一例 としては、反応ガスにTIBA [Al (C4 H9)3] を用い、搬送ガスにアルゴン (Ar) を用いる。また成 膜温度を250℃、成膜雰囲気の圧力を70Paに設定 する。その後、ホトリソグラフィー技術とエッチングと によって、上記アルミニウム合金膜62の2点鎖線で示 す部分とチタン膜61の1点鎖線で示す部分とを除去 し、当該チタン膜(61)とアルミニウム合金膜(6

【0030】上記第3の実施例の形成方法によれば、チタンのハロゲン化ガスの一種の四塩化チタン($TiCl_4$)を非常に活性な高次シラン系ガスの一種のトリシラン(Si_3H_8)で還元する熱CVD法によってチタン膜61を形成することにより、低温度(例えば350 C)での成膜反応が可能になる。また化学的に気相成長させて成膜するために、チタン膜41のコンタクトホールにおけるステップカバレジ性が高くなる。

[0031]

2) とで配線63を形成する。

【発明の効果】以上、説明したように本発明によれば、チタンのハロゲン化ガスを高次シラン系ガスまたはゲルマン系ガスによって還元する熱CVD法によって、チタンを堆積してチタン膜を形成することにより、成膜反応が活性なので、低温度での成膜ができる。このため、成膜中にチタン膜のTiと下地のSiとが反応してシリサイドを生成することがない。また400℃以下の成膜温度でチタン膜を成膜することも可能なので、多層アルミニウム配線におけるチタン膜とアルミニウムシリコン膜よりなる積層配線の形成が可能になる。また化学的に気相成長させて成膜するために、チタン膜を用いた配線の信

頼性の向上を図ることが可能になる。

【図面の簡単な説明】

【図1】第1の実施例の形成工程図である。

【図2】第2の実施例の形成工程図である。


【図3】第3の実施例の形成工程図である。

【図4】従来例の説明図である。

【符号の説明】


- 11 半導体基板
- 21 チタン膜
- 41 チタン膜
- 61 チタン膜

【図1】




第1の実施例の形成工程図


【図4】



【図2】



第2の実施例の形成工程図



第3の実施例の形成工程図